A set a scripts to take a design in Verilog and convert it to a factorio blueprint.
Ви не можете вибрати більше 25 тем Теми мають розпочинатися з літери або цифри, можуть містити дефіси (-) і не повинні перевищувати 35 символів.
John-Mark Gurney 92905c647f add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
.gitignore add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
NOTES.md add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
cmds.txt add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
factorsynio.lib add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
factorsyniomap.v add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
requirements.txt add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
script.ys add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому
testmod.v add first test getting techmap working.. workings fine w/ yosys 0.9 7 місяці тому